Descargo de responsabilidad: el texto que se muestra a continuación se ha traducido automáticamente desde otro idioma utilizando una herramienta de traducción de terceros.
Riverlane anuncia el descodificador cuantico mas potente del mundo, que acelera la transicion a una nueva era de computacion cuantica “util”.
El primer chip descodificador del mundo y el lanzamiento de la IP descodificadora marcan un paso significativo hacia la consecucion de la "correccion cuantica de errores", el reto tecnico que define a la industria
Cambridge, Reino Unido: La empresa de ingenieria cuantica Riverlane ha desarrollado el primer chip descodificador especifico del mundo y ha publicado su IP descodificadora y su hoja de ruta hacia la informatica cuantica con correccion de errores. Esto forma parte del trabajo que esta llevando a cabo la empresa para construir la pila de correccion de errores cuanticos que todo ordenador cuantico necesitara para alcanzar una escala util.
El chip decodificador del circuito integrado de aplicacion especifica (ASIC) es un elemento fundamental de esta pila y el primero de su clase que se fabrica. Riverlane tambien ha publicado la propiedad intelectual de su decodificador de nueva generacion, mas potente, y lo ha puesto a disposicion de cualquier fabricante de ordenadores cuanticos para que lo utilice en su propio hardware. Riverlane tiene previsto demostrar este decodificador en hardware real en el cuarto trimestre de 2023.
La correccion cuantica de errores es el reto que define a los ordenadores cuanticos, ya que nos permite producir un ordenador cuantico a gran escala con tasas de error lo suficientemente bajas como para realizar calculos utiles.
Para lograrlo, necesitamos una pila de correccion de errores cuanticos que se situe entre el hardware cuantico y las capas de aplicacion. Todo ordenador cuantico util, independientemente de su tipo de qubit y aplicacion, necesitara una pila de correccion de errores cuanticos.
La pila de correccion de errores cuanticos consta de muchos componentes. Riverlane esta desarrollando tanto los descodificadores como los sistemas de control que, juntos, convierten muchos qubits fisicos poco fiables en un qubits "logico" mas fiable. Los descodificadores cuanticos deben manejar los terabytes de datos que producen los ordenadores cuanticos cada segundo para evitar que los errores se propaguen y hagan inutiles los calculos.
El chip ASIC -denominado DD0A- es el primer lanzamiento de la familia Decode ASIC, que ofrece un descodificador de alta velocidad, gran capacidad y rentabilidad capaz de funcionar a grandes volumenes con un consumo de energia significativamente reducido.
Steve Brierley, Consejero Delegado y fundador de Riverlane, explico: Estamos entrando en una nueva era de la computacion cuantica en la que empezamos a abordar el reto que define esta tecnologia: la necesidad de pasar de unos cientos de operaciones cuanticas a un billon de operaciones cuanticas sin fallos. La unica forma de conseguirlo es mediante una nueva y compleja tecnologia llamada correccion cuantica de errores. Riverlane esta desarrollando una tecnologia integral para acelerar esta transicion en todos los ordenadores cuanticos. Nuestro lanzamiento hoy del descodificador cuantico mas potente del mundo y del primer chip descodificador de la historia son pasos importantes en ese camino".
Riverlane tambien ha lanzado su Decode IP Family, que ofrece procesamiento en tiempo real para la correccion de errores durante el tiempo de ejecucion. Funciona con una velocidad y precision sin precedentes. La familia Decode IP esta disenada para utilizarse con matrices de puertas programables en campo (FPGA), que permiten crear prototipos e integrarlos rapidamente, acelerando la velocidad de la innovacion.
Brierley anade: "Ahora estamos implementando algoritmos cuanticos en hardware real. Lo mas importante es que Riverlane ha encontrado un equilibrio para abordar todas las metricas necesarias para crear un descodificador del mundo real que resuelva problemas del mundo real, lo que convierte a nuestro descodificador en el mas potente disponible."
Tanto la familia Decode ASIC como la Decode IP pueden integrarse en hardware cuantico superconductor, de iones atrapados y de atomos neutros. Riverlane seguira desarrollando y validando las proximas generaciones de su familia de ASIC de descodificacion y su familia de IP de descodificacion a medida que avance en la hoja de ruta de la empresa, que puede consultarse en www.riverlane.com.
NOTAS PARA LOS EDITORES
- Las imagenes estan disponibles aqui
CONTACTOS
Para mas informacion e imagenes, pongase en contacto con
Emilia Conlon, Responsable de Comunicacion de Riverlane
Gemma Church, Responsable de Contenidos y Comunidad en Riverlane
[email protected] 07967 565080
ACERCA DE RIVERLANE
La mision de Riverlane es conseguir que la computacion cuantica llegue antes, iniciando una era de progreso humano tan importante como las revoluciones industrial y digital. Para lograrlo, Riverlane esta construyendo la Pila de Correccion de Errores Cuanticos para controlar exhaustivamente todos los tipos de qubit y corregir los millones de errores de datos que impiden a la generacion actual de ordenadores cuanticos alcanzar una escala util. Los clientes de Riverlane son gobiernos, empresas de hardware para ordenadores cuanticos y laboratorios de investigacion lideres mundiales. Entre sus inversores figuran los importantes fondos de capital riesgo Molten Ventures, Amadeus Capital Partners y Cambridge Innovation Capital; el fondo de inversion en seguridad nacional del Reino Unido (NSSIF); Altair, lider en computacion de alto rendimiento; y la Universidad de Cambridge.
